Everspin在磁存儲器設計制造和交付給相關(guān)應用方面的知識和經(jīng)驗在半導體行業(yè)中是獨一無二的。Everspin擁有600多項有效專利和申請的知識產(chǎn)權(quán)，在平面內(nèi)和垂直磁隧道結(jié)（MTJ）STT-MRAM位單元的開發(fā)方面均處于市場領(lǐng)先地位。本篇文章介紹Everspin MRAM優(yōu)化系統(tǒng)能耗。
 
與EEPROM或閃存相比，諸如MRAM之類的技術(shù)可以顯著降低系統(tǒng)總能耗。對于許多無線和便攜式應用程序，尤其是在不斷增長的物聯(lián)網(wǎng)中，能源預算（一段時間內(nèi)消耗的總功率）是至關(guān)重要的組成部分。在計算設計的功耗預算時，工程師通常會查看設備的額定功耗。但是，其他因素也可能起作用。例如，對于非易失性存儲器，寫電流遠高于讀或待機電流。因此，在對功耗敏感的應用中，尤其是在需要頻繁進行內(nèi)存寫入的系統(tǒng)中，需要考慮寫入時間。與EEPROM或閃存相比，MRAM之類的技術(shù)具有快速寫入和上電寫入時間，可以顯著降低系統(tǒng)總能耗。在本文中，我們比較了使用閃存的典型數(shù)據(jù)采集系統(tǒng)的系統(tǒng)能耗，EEPROM或MRAM。
 
總體而言，比較表明：
•非易失性存儲器的寫入時間是導致整個系統(tǒng)能耗的主要因素。因此MRAM的較短寫入時間實際上可以減少總能耗。
 
•使用具有MRAM的電源門控架構(gòu)，可以進一步降低系統(tǒng)能耗，因為其更快的上電寫入時間可使MRAM待機功耗降低到零。
 
典型系統(tǒng)
圖1中的示意圖代表低壓差穩(wěn)壓器（LDO），微控制器（MCU），非易失性存儲器和去耦電容器，通常用于數(shù)據(jù)采集應用，例如醫(yī)療監(jiān)視器，數(shù)據(jù)記錄器等。其他系統(tǒng)組件，例如因為沒有考慮傳感器及其功耗。

 
假定該MCU處于低功耗睡眠狀態(tài)，并且具有定期喚醒以進行數(shù)據(jù)采集。所獲取的數(shù)據(jù)存儲在非易失性存儲器中，然后系統(tǒng)返回到睡眠狀態(tài)。
 
我們將非易失性存儲器與SPI接口進行比較，僅查看寫操作，這些操作通常比讀操作消耗更多的功率。由于寫命令，WREN位和兩個地址字節(jié)的開銷，可寫的數(shù)據(jù)字節(jié)數(shù)比SPI總線上的字節(jié)數(shù)少四倍。寫入非易失性存儲器的字節(jié)數(shù)被選擇為4和46?？赡茏钣锌赡苁撬膫€，代表一個數(shù)據(jù)采集樣本的存儲。同時，使用1.0uF去耦電容器供電時，可寫入MRAM的最佳數(shù)據(jù)量為46。
 
電源門控注意事項
 
快速計算表明，電源門控時，去耦電容非常重要。從零開始對電容器充電的能量非常重要。 EEPROM可以直接通過標準微控制器的I / O（通常為4 mA）供電。結(jié)果，使用了一個0.1μF的小電容去耦.MRAM和閃存需要的電流比標準MCU I / O所能提供的電流更多。因此，需要更大的去耦電容，以便閃存或MRAM可以利用存儲在設備中的能量運行。
 
寫操作的階段
非易失性存儲器的能耗是在寫操作的各個階段計算得出的（圖2）：

 
上升時間：在此階段，我們假設所有能量都進入去耦電容器，并且非易失性存儲器消耗的能量可以忽略不計。
 
上電時間：一旦VDD上的電壓超過閾值，就需要一個小的延遲（tPU）來使MRAM準備就緒，而對于EEPROM或閃存則不需要。在此階段，我們假設MRAM消耗數(shù)據(jù)手冊備用規(guī)格中所示的電流。
 
寫入時間：在此階段，非易失性存儲器消耗數(shù)據(jù)手冊有效規(guī)格中所示的電流。假設3.3V系統(tǒng)的容差為±10％，則I / O上的最低電壓可能為3.3V – 10％= 2.97V。此電壓2.97 V用于計算。


關(guān)鍵詞：MRAM   STT-MRAM