ISSI IS61WV25616EDALL是高速，低功耗4M位SRAM，組織為256K字乘16位。它使用ISSI的高性能CMOS技術(shù)制造，并實(shí)現(xiàn)了ECC功能以提高可靠性。
 
當(dāng)CS＃為高電平（取消選擇）時(shí)，器件將進(jìn)入待機(jī)模式，在該模式下，可以通過(guò)CMOS輸入電平降低功耗。
 
使用芯片使能和輸出使能輸入可輕松擴(kuò)展存儲(chǔ)器。激活的LOW Write Enable（WE＃）控制存儲(chǔ)器的寫(xiě)入和讀取。
 
數(shù)據(jù)字節(jié)允許訪問(wèn)高字節(jié)（UB＃）和低字節(jié)（LB＃）。
 
IS61WV25616EDALL封裝在JEDEC標(biāo)準(zhǔn)的48引腳微型BGA（6mmx8mm）和44引腳TSOP（TYPEII）中。
 
主要特點(diǎn)

–高速訪問(wèn)時(shí)間：20ns
–單電源
–1.65V-2.2VVDD
–低待機(jī)電流：1.5mA（典型值）
–完全靜態(tài)操作：無(wú)需時(shí)鐘或刷新
–數(shù)據(jù)控制
–三個(gè)狀態(tài)輸出
–工業(yè)和汽車(chē)溫度支持
–可用無(wú)鉛
–錯(cuò)誤檢測(cè)和糾正
 

功能框圖

 

功能說(shuō)明
SRAM是隨機(jī)存取存儲(chǔ)器之一。每個(gè)字節(jié)或字都有一個(gè)地址，可以隨機(jī)訪問(wèn)。異步SRAM支持多種模式。每個(gè)功能在下面的“真值表”中進(jìn)行了描述。
 
待機(jī)模式
取消選擇時(shí)，設(shè)備進(jìn)入待機(jī)模式（CS＃高）。輸入和輸出引腳（I/O0-15）處于高阻抗?fàn)顟B(tài)。該模式下的電流消耗為ISB1或ISB2。
 
寫(xiě)模式
片選（CS＃）低和寫(xiě)使能（WE＃）低的寫(xiě)操作問(wèn)題。輸入和輸出引腳（I/O0-15）處于數(shù)據(jù)輸入模式。即使OE＃為低電平，在此期間輸出緩沖區(qū)也將關(guān)閉。UB＃和LB＃啟用字節(jié)寫(xiě)入功能。通過(guò)使LB＃為低，來(lái)自I/O引腳（I/O0至I/O7）的數(shù)據(jù)被寫(xiě)入地址引腳上指定的位置。在UB＃為低電平的情況下，來(lái)自I/O引腳（I/O8至I/O15）的數(shù)據(jù)被寫(xiě)入該位置。
 
讀取模式
片選（CS＃）低和寫(xiě)使能（WE＃）高的讀操作問(wèn)題。當(dāng)OE＃為低電平時(shí)，輸出緩沖器打開(kāi)以進(jìn)行數(shù)據(jù)輸出。不允許在讀取模式下對(duì)I/O引腳進(jìn)行任何輸入。UB＃和LB＃啟用字節(jié)讀取功能。通過(guò)啟用LB＃低，來(lái)自?xún)?nèi)存的數(shù)據(jù)將出現(xiàn)在I/O0-7上。當(dāng)UB＃為低時(shí)，來(lái)自存儲(chǔ)器的數(shù)據(jù)出現(xiàn)在I/O8-15上。
 
在讀取模式下，可以通過(guò)將OE＃拉高來(lái)關(guān)閉輸出緩沖器。在此模式下，內(nèi)部設(shè)備作為READ操作，但I(xiàn)/O處于高阻抗?fàn)顟B(tài)。由于器件處于讀取模式，因此使用有功電流。



關(guān)鍵詞：SRAM